2017年、AMDの初代Epycプロセッサ「Naples」が登場した際、Intelはライバルを「複数のデスクトップダイを接着剤でつなぎ合わせただけ」と皮肉った。しかし、その数年後、Intel自身も同様の手法に頼らざるを得なくなった。2024年に登場したIntelの第3世代Xeonプロセッサは、異種チップレットアーキテクチャを採用し、AMDの戦略に近づいているが、そのアプローチには大きな違いがある。

チップレットアーキテクチャの台頭とその背景

近年、CPUの進化においてチップレットアーキテクチャの重要性が増している。従来のモノリシックダイ設計では、プロセス技術の進展に限界が生じ、大規模なダイの製造が困難となってきた。このため、複数の小型ダイをパッケージ上で統合するチップレットアーキテクチャが注目を集めるようになった。

チップレットアーキテクチャの導入により、より多くのコア数を効率的に実現できるようになり、製造コストの低減も可能となる。特に、AMDのEpycやIntelのXeonといった最新のサーバープロセッサにおいて、この技術が積極的に活用されている。

大規模なダイに比べ、チップレットは製造時の歩留まりが高くなるため、結果としてコストの抑制につながる。しかし、その一方で、チップレット間の通信にかかる帯域幅やレイテンシの問題が課題として残る。こうした背景から、AMDとIntelはそれぞれ独自の手法でチップレットアーキテクチャの課題に取り組んでいる。

AMDのEpycとIntelのXeon、それぞれの設計戦略

AMDとIntelは、チップレットアーキテクチャに対して異なるアプローチを採用している。AMDのEpycプロセッサは、複数のコアコンプレックスダイ（CCD）を中心に据え、中央にI/Oダイを配置する設計を採用している。この設計により、AMDは最大128コアを実現し、高いスケーラビリティを誇る。

一方、Intelの最新Xeonプロセッサは、AMDと同様にチップレットアーキテクチャを採用しつつも、より少ないダイ数で多くのコアを実現する戦略を取っている。IntelのGranite Rapidsでは、43コアを搭載した大型ダイを採用し、全体のダイ数を削減することで高性能を維持している。

AMDが小型ダイを多用するのに対し、Intelは少数の大型ダイを使用することで、メモリやI/Oの遅延を抑え、より高速な処理を目指している。このように、同じチップレットアーキテクチャであっても、AMDとIntelの設計哲学には大きな違いが見られる。

CPUパフォーマンスを左右する複数ダイの課題

複数ダイを使用したCPU設計では、ダイ間の通信における帯域幅やレイテンシが性能に大きな影響を与える。特に、チップレット間のデータ転送は従来の単一ダイに比べて遅延が発生しやすく、パフォーマンスの低下を招く可能性がある。

この問題を解決するため、AMDはI/Oダイを中心に据え、コア数に依存せずメモリ帯域幅をスケールさせる設計を採用している。これにより、コア数が増えてもメモリへのアクセスがボトルネックになりにくい。一方、Intelはメモリコントローラを各ダイに分散させる設計を取っており、これにより遅延を最小限に抑えつつ、メモリの帯域幅を最適化している。

また、製造上の課題として、ダイのサイズが大きくなるほど製造コストが増加し、歩留まりが悪化する問題もある。AMDはこれを小型ダイの多用で解決し、Intelは少数の大型ダイを効率的に使用することで対応している。このような設計上のトレードオフは、次世代CPUの性能を大きく左右する要因となる。

次世代プロセッサの進化予測

AMDとIntelは、それぞれのチップレットアーキテクチャを進化させ、今後のプロセッサ開発においてさらなる性能向上を目指している。Intelは2024年に登場するClearwater Forestで、より多くの小型ダイを活用した設計に移行する予定であり、帯域幅やレイテンシの改善を図る。

一方、AMDは次世代Epycプロセッサで、より多くのCCDをパッケージに搭載するか、あるいはGPUや高帯域メモリとの統合を進める可能性がある。特に、AMDのInstinct MI300シリーズのような設計が、今後のプロセッサ開発において参考になると予想される。

今後のプロセッサ開発においては、性能だけでなく、電力効率やコスト面でのバランスが重要となる。AMDとIntelの競争はさらに激化することが予想され、次世代プロセッサがどのように進化していくのか、業界の注目が集まっている。